http://repositorio.unb.br/handle/10482/4364
Fichier | Description | Taille | Format | |
---|---|---|---|---|
2009_JoaoVitorBernardoPimentel.pdf | 1,87 MB | Adobe PDF | Voir/Ouvrir |
Titre: | Metodologia para descrição de células analógicas como IP |
Autre(s) titre(s): | Methodology for the description of analog cells as IP |
Auteur(s): | Pimentel, João Vitor Bernardo |
Orientador(es):: | Costa, José Camargo da |
Assunto:: | Circuitos integrados VHDL (Linguagem descritiva de hardware) |
Date de publication: | 29-avr-2010 |
Data de defesa:: | 7-aoû-2009 |
Référence bibliographique: | PIMENTEL, João Vitor Bernardo. Metodologia para descrição de células analógicas como IP. 2009. 160 f. Dissertação (Mestrado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2009. |
Résumé: | Este trabalho propõe uma metodologia de descrição de células VLSI analógicas e de sinal misto como blocos de propriedade intelectual (IP). A metodologia foi aplicada em blocos de circuitaria analógica e de sinal misto um conversor tensão-corrente e um conversor analógicodigital, previamente projetados em tecnologia CMOS como estudos de caso. Foram realizadas adaptações aos blocos para se adequarem ao contexto de IPs analógicos e construídos modelos de alto-nível dos circuitos, permitindo avaliar sua funcionalidade sem o conhecimento da topologia interna. Os resultados obtidos dos estudos de caso, principalmente simulações de modelos de alto nível de abstração do circuito, foram analisados para avaliar a metodologia proposta e propôr trabalhos futuros. _________________________________________________________________________________________ ABSTRACT This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blocks to make them adequate to an analog IP context, and high-level models of the circuits were built, allowing for assessing their functionality with no knowledge of internal architecture. The achieved results from the study case, especially high abstraction-level simulations, were analysed to evaluate the proposed methodology and to propose future work. |
metadata.dc.description.unidade: | Faculdade de Tecnologia (FT) Departamento de Engenharia Elétrica (FT ENE) |
Description: | Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2009. |
metadata.dc.description.ppg: | Programa de Pós-Graduação em Engenharia Elétrica |
Collection(s) : | Teses, dissertações e produtos pós-doutorado |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.