Skip navigation
Please use this identifier to cite or link to this item: https://repositorio.unb.br/handle/10482/39010
Files in This Item:
File Description SizeFormat 
2020_GabrielMaranhãoSoares.pdf9,88 MBAdobe PDFView/Open
Title: Spike neural network architecture with memristive synapses using predictive Cmos model
Authors: Soares, Gabriel Maranhão
Orientador(es):: Guimarães, Janaína Gonçalves
Assunto:: Desenvolvimento humano
Neurônios
Redes neurais
Citation: SOARES, Gabriel Maranhão. Spike neural network architecture with memristive synapses using predictive Cmos model. 2020. 50 f., il. Dissertação (Mestrado em Engenharia de Sistemas Eletrônicos e Automação)—Universidade de Brasília, Brasília, 2020.
Abstract: O seguinte trabalho tem como objetivo propor e avaliar um circuito eletrônico que implemente uma arquitetura de rede neural com neurônios spike. Transistores do tipo MOSFET foram utilizados para implementar os neurônios. A rede proposta possui aprendizado do tipo spike timing dependent plasticity (STDP). Memristors foram utilizados como sinapses. A validação dos módulos de circuitos e do circuito da arquitetura completa foram realizados utilizando modelos SPICE dos dispositivos. Como a maioria dos dados sobre tecnologias de empresas possuem acesso restrito, algumas universidades fornecem modelos preditivos dos dispositivos com o intuito de reproduzir o comportamento real em tecnologias futuras, que foram empregados neste trabalho. Nesse projeto apresentamos dois tipos de Integrate and Fire Neuron(I&F) usando tecnologia CMOS de 32nm simulada no LTspice empregando o modelo BSIM4v4 concebido pela Universidade de Berkley e aplicando parâmetros preditivos fornecidos pelo Predictive Technology Model (PTM). Os resultados da simulação obtidos aqui, reduzem a tensão da fonte e o tamanho do chip em relação aos designs semelhantes mais recentemente implementado. Além disso, a comunicação entre neurônios e sinapses com um aprendizado STDP foi simulada com êxito.
Abstract: The following work aims to establish and evaluate an electronic circuit that implements a neural network architecture with spike neurons. This project uses MOSFET-type transistors to achieve the neurons, and the proposed network has a spike-timing-dependent plasticity (STDP) learning aspect. It applies Memristors to function as synapses. The validation of the circuit modules and the circuit for complete architecture were performed using SPICE models of the devices. Since most data of company technologies is restricted, some universities provide predictive models to reproduce the real ones. In this dissertation, we present two types of Integrate and Fire Neuron (IF) (IF) using 32nm CMOS technology simulated in LTspice with BSIM4v4 model designed by Berkley University and applying predictive parameters provided by Predictive Technology Model (PTM). The simulation results obtained here reduces the font tension and the chip size to the most recent designs implemented. Communication between neurons and synapses with STDP learning has been successfully simulated.
Licença:: A concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.
Agência financiadora: CAPES
Appears in Collections:ENE - Mestrado em Engenharia de Sistemas Eletrônicos e de Automação (Dissertações)

Show full item record Recommend this item " class="statisticsLink btn btn-primary" href="/handle/10482/39010/statistics">



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.