Modelagem em nível transacional de sistemas em chip mistos para aplicações de redes de sensores sem fio

Abstract

Este trabalho apresenta a modelagem em nível de sistema de SoCs mistos que estão sendo desenvolvidos nesta instituição, voltados inicialmente para aplicações envolvendo redes de sensores sem fio (RSSF). A abordagem utilizada na modelagem combina o uso de SystemC-AMS para descrever blocos analógicos com o uso da biblioteca SCNSL (SystemC Network Simulation Library) para permitir a comunicação entre nós constituídos pelos SoCs e nós funcionais em um ambiente de RSSF. Os modelos desenvolvidos foram integrados em duas plataformas virtuais. A primeira consiste em um SoC que possui um processador RISC de 16 bits, controlador de interrupções, memória e interfaces digital, analógica e de RF. A segunda possui um processador RISC de 32 bits com um conjunto de instruções baseado no do MIPS e com controle de interrupções implementado, barramento, memória, timer, sensor de imagem APS, módulo AES, ADC, interface de RF e blocos reconfiguráveis. Foram realizadas simulações de aplicações que permitiram verificar o fluxo de dados entre os módulos e o correto funcionamento das plataformas virtuais. Sendo assim, foi efetuada uma melhoria no fluxo de projeto utilizado anteriormente pela nossa equipe, ao se permitir o desenvolvimento e teste de software embarcado em estágios iniciais do projeto, bem como foi gerada uma biblioteca de modelos (LDCI_Modeling_Library) que podem ser usados na implementação de outras plataformas virtuais. _________________________________________________________________________________ ABSTRACT

This work presents the system-level modeling of mixed-signal SoCs that are currently being developed at this institution, aiming initially at Wireless Sensor Networks (WSN) applications. The approach presented here combines the use of SystemC-AMS to describe analog blocks and SCNSL (SystemC Network Simulation Library) to allow the communication among nodes composed by SoCs and functional level nodes in a WSN environment. The developed models were integrated into two virtual platforms. The first one consists of a 16-bit RISC processor, interrupt controller, memory and digital, analog and RF interfaces. The second one has a 32-bit RISC processor with a MIPS-based instruction set and an implemented interrupt controller, bus, memory, timer, APS image sensor, AES module, ADC, RF interface and reconfigurable blocks. Both virtual platforms were simulated by running applications that allowed to verify the dataflow among the modules and check their correctness. Therefore, the design flow previously used by our team was improved by allowing the development and test of embedded software at early stages. A library with models (LDCI_Modeling_Library) was also generated and can be used to implement other virtual platforms.