Arquiteturas de hardware dedicadas de controladores nebulosos para auxílio à locomoção de deficientes visuais

Abstract

Este trabalho apresenta um sistema de auxílio à locomoção de deficientes visuais em ambientes fechados em formato de óculos, denominado Bleye (blind people eyes) onde são utilizados sensores de medição de distância para o desenvolvimento de um controlador fuzzy para desvio de obstáculos, chamado FLOA (fuzzy logic-based obstacle avoidance). Inicialmente o sistema foi desenvolvido usando código estruturado, para servir como referência e, posteriormente, foi explorado o paralelismo intrínseco dos algoritmos envolvidos usando arquiteturas de hardware mapeadas em dispositivos FPGAs (Field Programmable Gate Array) utilizando representação numérica em ponto flutuante. Um ambiente de co-simulação usando o MatlabR e o QuestasimR foi utilizado para realizar comparações numéricas com um código desenvolvido em texto estruturado que serviu como modelo de referência. A regularidade das arquiteturas em hardware desenvolvidas para o FLOA permitiu a criação de um gerador automático de código VHDL (Very high speed integrated circuits Hardware Description Language) a partir de um modelo de alto nível de controladores fuzzy Takagi-Sugeno genéricos. Com essa ferramenta de geração de código VHDL, denominada fis2hdl, foi possível comparar o impacto no consumo de recursos em relação: (a) tamanho da palavra, (b) número de entradas e (c) número de saídas. Os testes realizados com a implementação das arquiteturas de hardware propostas mostram que: (a) o sistema possui um tempo de execução de 17.5 _s, em contraste com implementações em software usando um Desktop Intel core i7 operando a 2.4 GHz e um Arduino Mega operando a 16 MHz, os quais tem um que teve um tempo de execução de 1 ms e 752 ms, respectivamente; (b) a escolha da representação numérica de 27 bits se mostrou eficiente em relação ao consumo de recursos. No pior cenário foram consumidos 8256 LUTs, 2759 FFs e 10 DSPs atingindo uma precisão de 4.89_10􀀀5 se comparado com uma implementação de 64 bits e uma frequência de operação de 50 MHz; (c) No pior caso o consumo estimado de energia foi de 189 mW, sendo 92 mW de potência dinâmica. Os resultados mostram que o sistema Bleye/FLOA é eficaz quanto ao tempo de execução e o menor consumo de recursos quando comparados com uma solução de 64 bits. Finalmente, uma analise de escalabilidade realizada com auxílio da ferramenta fis2hdl permitiu verificar que o consumo de recursos de hardware aumenta mais significativamente com a variação do número de entradas do sistema, pois este parâmetro afeta diretamente o número de elementos da base de regras.